Rapidus 宣布就 2nm GAA BSPDN 背面供电工艺同 Cadence
日期:2024-12-21 22:36 浏览:
IT之家 12 月 13 日新闻,日本进步芯片制作商 Rapidus 外地时光 10 日发布同 EDA 龙头、主要半导体 IP 企业 Cadence 楷登电子告竣涵盖 2nm GAA BSPDN 制程在内的普遍配合。这也是 Rapidus 初次在公然渠道说起其反面供电工艺。BSPDN 反面供电收集是进步制程范畴行将问世的严重技巧改良,其将芯片的供电构造从晶圆正面转移至反面,简化供电门路的同时也下降了电力门路对旌旗灯号传输的烦扰,终极下降平台团体电压与功耗。除 Rapidus 外的三年夜进步制程企业此前均已明白了首个 BSPDN 节点的计划,此中英特尔将在 2025 年率先推出 Intel 18A、台积电的 A16 落在 2026 下半年,三星电子的 SF2Z 将于 2027 年量产。除在 2nm GAA BSPDN 制程上的配合外,Rapidus 还将同 Cadence 一道构建适配其工艺的 AI 驱动参考计划流程,并将 Cadence 包括 HBM4、PCIe 7.0、224G SerDes 在内的 IP 组合参加到 Rapidus 可为客户供给的“菜单选项”中。Rapidus 首席履行官小池淳义表现:咱们与 Cadence 在 2nm BSPDN 技巧方面的配合使咱们站在了行业的前沿,标记着半导体翻新在机能跟效力方面的严重奔腾。经由过程联合咱们的专业常识,咱们很愉快能为咱们的独特客户跟行业制订新的技巧尺度并发明变更性的处理计划。Cadence 总裁兼首席履行官 Anirudh Devgan 表现:咱们与 Rapidus 在 2nm GAA BSPDN 技巧方面的普遍配合应用了 Cadence 的 AI 驱动处理计划来处理现实成绩跟满意客户需要。经由过程将 Cadence 进步的接口跟存储器 IP 技巧以及参考流程同 Rapidus 的工艺技巧联合在一同,咱们正在为将来 AI 基本设备的构建供给支撑。IT之家留神到,除上述与 Cadence 的配合外,Rapidus 同日还发布与 Synopsys 就 EDA 跟 IP 库方面配合签订协定,两边将联袂增加工艺、PDK 变革对 IP 库的影响。告白申明:文内含有的对外跳转链接(包含不限于超链接、二维码、口令等情势),用于通报更多信息,节俭甄选时光,成果仅供参考,IT之家全部文章均包括本申明。]article_adlist-->
申明:新浪网独家稿件,未经受权制止转载。 -->